PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-116869

(43)Date of publication of application: 17.04.1992

(51)Int.CI.

H01L 29/784 H01L 21/265

(21)Application number: 02-236391

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

06.09.1990

(72)Inventor: HAYASHI TAKANAO

UCHIYAMA AKIRA


(54) SEMICONDUCTOR ELEMENT AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To restrain the generation of inverse short channel effect and improve reliability, by forming gate bird's beaks generated on both side parts of a gate insulating film in an MOS field effect type transistor and the like, by using material whose relative permittivity is higher than that of the gate insulating film.

CONSTITUTION: A gate insulating film 13 formed of a

CONSTITUTION: A gate insulating film 13 formed of a silicon oxide film and a gate electrode 14 formed of a polycrystalline silicon film are laminated in order on a P-type silicon substrate 12. Gate bird's beaks 13a, 13b are generated on both side parts of the gate insulating film 13, and composed of silicon nitride having a relative permittivity higher than that of the gate insulating film 13. A source region 15 in which N-type impurities are implanted is formed on the one side of the gate insulating film 13 on the surface layer of the substrate 12. A drain region 16 in which N-type impurities are implanted is formed on the other side or the gate



insulating film 13. The thickness or the bird's beak of a semiconductor device 11 constituted in this manner is larger than the thickness of the gate insulating film, so that voltages applied to them become nearly equal. Hence the threshold voltage does not change, so that the inverse short channel effect does not occur.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-116869

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 4月17日

H 01 L 29/784

8422-4M 7738-4M 7738-4M

H 01 L 29/78

301 G

審査請求 未請求 請求項の数 3 (全6頁)

図発明の名称 半導体素子およびその製造方法

Ш

②特 願 平2-236391

願 平2(1990)9月6日

@発 明

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

個発

章

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

勿出 顧 冲電気工業株式会社 四代 理 人 弁理士 船橋

1. 発明の名称

半導体素子およびその製造方法

2. 特許請求の範囲

(1)第1導電型基板と、

前記第1 導電型基板上に形成したゲート絶縁膜

前記ゲート絶縁膜上に形成したゲート電極と、 前記第1季電型基板の表層で、前記ゲート絶縁 膜の一方側に形成した第2 導電型のソース領域と、 前記第1 薄電型基板の表層で、前記ゲート絶縁 膜の他方側に形成した第2薄電型のドレイン領域 とによりなる半導体素子において、

前記ゲート絶縁膜の両側部に生じるゲートバー ズビークは、当該ゲート絶縁膜よりも比誘電率が 高い材料で形成されたことを特徴とする半導体素

②前記請求項1記載の半導体素子の製造方法で

第1導電型基板上に酸化シリコンで形成した

ゲート絶縁膜と多結晶シリコン膜で形成したゲー ト電極とを積層して形成し、その後前記ゲート電 種の表面に酸化シリコン製のイオン注入用マスク を形成する工程と、

前記イオン注入用マスクを形成する工程で前記 ゲート絶縁膜の両側部に生じたゲートパーズビー クに窒素イオンを注入する工程と、

前記第1準電型基板の表層で、前記ゲート絶縁 膜の一方側に第2導電型不純物を含むソース領域 を形成し、当該ゲート絶縁膜の他方側に第2項電 型不純物を含むドレイン領域を形成する工程と、

還元性雰囲気で熱処理を行って、前記ゲート パーズピークを意化する工程とによりなることを 特徴とする半導体素子の製造方法。

(3)前記請求項1記載の半導体素子の製造方法で あって、

第1導電型基板上に酸化シリコンで形成した ゲート絶縁膜と多結晶シリコン膜で形成したゲー ト電板とを積層して形成し、その後前記ゲート電 極の表面に酸化シリコン製のイオン注入用マスク

特開平4-116869 (2)

を形成する工程と、

前記第1 3 電型基板の表層で、前記ゲート絶縁 膜の一方側に第2 3 電型不純物を含むソース領域 を形成し、当該ゲート絶縁膜の他方側に第2 3 電型 型不純物を含むドレイン領域を形成する工程と、

アンモニア雰囲気中で熱処理を行って、前配イオン注入用マスクを形成する工程で前配ゲート絶経膜の両側部に生じたゲートパーズピークを変化する工程とによりなることを特徴とする半導体素子の製造方法。

3. 発明の詳細な説明

<産業上の利用分野>

本発明は、MOS電界効果型トランジスタ等の 半導体素子およびその製造方法に関するものである。

<従来の技術>

半導体素子の構造を、MOS電界効果型トランジスタの構造を例にして、第3回に示す断面図により説明する。

図に示す如く、MOS電界効果型トランジスタ

コン膜 (43) でゲート絶縁膜33を形成し、多結晶シリコン膜 (44) でゲート電極34を形成 する

さらに、酸化性雰囲気で熱処理を行って、第4 図(前)に示すように、ゲート電極34表面とP型シリコン基板32表面とに酸化膜37を形成する。ゲート電極34の表面に形成される酸化膜37(37a)は、当該ゲート電極34が多結晶シリコン膜(44)で形成されているために、P型シリコン基板32表面に形成される酸化膜37(37b)より厚く形成される。この時、ゲート総縁膜33の両側部には、ゲートペーズピーク33a,33bが生じる。

次に第4図(iv)に示す如く、ゲート電極34 上に形成された酸化膜37aをイオン注入用マスクにして、P型シリコン基板32の表層でゲート 絶縁膜33の両側にN型不純物のヒ業イオン(As・)を注入する。この時、P型シリコン基板3 2上の酸化膜37bが薄く形成されているので、 ヒ業イオンは酸化膜37bを通過してP型シリコ 次に、上記電界効果型トランジスタ31の製造 方法を第4図(i)ないし(vi)に示す工程新面 図により説明する。

第4図(i)に示すように、P型シリコン基板32上に酸化シリコン(SiOz)膜43と多結晶シリコン膜44とを順に積層する。この多結晶シリコン膜44には、N型不純物のリンイオン(P・)が高温度に注入される。

その後第4図(li)に示す如く、ホトリングラフィー技術とエッチング技術とにより、酸化シリ

ン 基板 3 2 に注入される。 そしてソース領域 3 5 とドレイン領域 3 6 とが形成される。

その後、第4図(v)に示す如く、酸化膜37 を除去する。

さらに第4図 (vi) に示す如く、層間絶縁膜3 8が形成され、この層間絶縁膜38にコンタクト ホール39a,39bが形成される。そして、ア ルミニウム配線40a.40bが形成される。以 上により、MOS電界効果型トランジスタ31は 完成される。

<発明が解決しようとする課題>

しかしながら、上記構成のMOS電界効果型トランジスタでは、イオン注入用マスクを酸化性雰囲気の熱処理によって形成する際に、ゲート酸化膜の両側部にはゲートバーズピークが生じる。その結果、蒸板へのイオン注入によってチャネル長が短くなると、しきい値電圧が上昇する逆ショートチャネル効果が起きる。このために半導体素子の信頼性が低下する。

本発明は、上記課題を解決するために成された。

特開平4-116869(3)

もので、信頼性に使れた半導体素子およびその製 造方法を提供することを目的とする。

<課題を解決するための手段>

本発明は、上記目的を達成するために成された ものである。

すなわち、第1選型基板上にゲート絶縁膜と ゲート電極とが積層され、第1選電型基板の表層 で、ゲート絶縁膜の一方側に第2選電型不統物を 合むソース領域を形成し、ゲート絶縁膜の他方側 に第2選電型不統物を含むドレイン領域を形成し た半選体素子において、ゲート絶縁膜の両側 を発送した。 生じるゲートベーズビークは、当該ゲート絶縁膜 といるが、よりも比誘電率が高い材料で形成されたものである。

また上記半導体業子の製造方法では、まず第1 準電型基板上にシリコン酸化膜で形成したゲート 能縁膜と多結晶シリコンで形成したゲート電極と を順に積層して形成する。その後前記ゲート電極 の表面にシリコン酸化膜で形成したイオン注入用 マスクを形成する。この時に前記ゲート絶縁膜の

行って、ゲートパーズピークを窒化する。そして、 半導体素子が形成される。

<作用>

上記様成の半球体素子は、ゲート絶縁膜の両側線に生じたゲートバーなどであればである物質では、からしたことにより、ゲートがボートを経験の厚さよりも厚いかかの厚けにない。では、ゲートを経験の厚さよりも厚いかが、ゲートを経験の厚さよりも厚いができたが、ゲートを経験の厚さとにある。このため、ゲートを経験に出るであれば、ゲートを経験にある。このは、ゲートを経験にある。このは、ゲートを経験にある。このは、ゲートを経験にある。このは、ゲートを経験にある。このは、ゲートを経験にある。このは、ゲートをはは、ゲートを表している。

<実施例>

本発明の実施例を第1図に示す断面図により説明する。

図に示す如く。第1球電型基板 (P型シリコン 基板) 1 2 上には、酸化シリコン (SiO:) 酸 で形成したゲート絶縁膜 1 3 と多結晶シリコン膜 両側部にはゲートバーズピークが生じる。次にこのゲートバーズピークに窒素イオンを注入する。また第1 薄電型基板の変層で、ゲート絶縁膜の一方側に第2 薄電型不純物を含むソース領域を形成し、当該ゲート絶縁膜の他方側に第2 薄電型不純物を含むドレイン領域を形成する。さらに還元性質の性質では必要を行うことによって、前記ゲートバーズピークを変化する。そして、半導体業子が形成される。

次に、上記半導体業子 I i の製造方法を第 2 図 ①ないし⑤に示す工程断面図により説明する。

第2図①に示す工程では、前述の従来の技術中 第4図(i)ないし(n)で説明したと同様に、 P型シリコン蒸版12上に熱酸化法によって酸化 シリコン膜を形成し、この酸化シリコン膜上に多

特開平4-116869(4)

そしてイオン注入装置を用いて、第2図のに示す如く、このゲートバーズピーク13a,13b に窒素イオン(N°)を斜め(P型シリコン基板 12に対しておよそ45°)方向より注入する。 この時、酸化シリコン膜17にも窒素イオンが注

化シリコン (Si No) 化される。この時、酸化シリコン膜 17も窒化シリコン化する。またこの熱処理によって、ソース領域 15とドレイン領域 16とが活性化される。上記熱処理は、水素を含む容素雰囲気中で行ったが、水素雰囲気中で行うこともできる。

その後第2回④に示すように、窒化シリコン化 した酸化シリコン酸17をエッチングにより除去 ナス

次に第2図⑤に示す如く、ゲート電極14個の全面に層間絶縁膜18を形成し、所定の位置にコンタクトホール19a、19bを形成する。さらにアルミニウム膜を形成して、ホトリソグラフィー技術とエッチング技術とによりアルミニウム 記線20a、20bを形成する。

次に半導体素子11の別の製造方法を説明する。 この製造方法では、前記第2図①で説明した工程が終了した後に、前記第2図③で説明したと同様にゲート電極14上に形成した酸化シリコン膜 17aをイオン往入用マスクにして、イオン注入

入される。

なお意素イオンの注入では、ゲートバーズビーク13a、13bより内部のゲート絶縁膜13に達しないように、イオン注入装置のイオン加速電圧が調整される。

また窒素イオンの注入方法には、上記のようにイオン注入装置を用いる方法の他に、ブラズマ助起によって化学的に活性な窒素イオンを生成し、この窒素イオンを酸化シリコン膜中に熱拡散する方法もある。

次に第2図③に示す如く、ゲート電振14上に形成された酸化シリコン膜17aをイオン注入用マスクにして、ゲート絶縁膜13の両側でP型シリコン基板12の表層にN型不統物のヒ葉イオン(As・)を注入し、ソース領域15とドレイン領域16とを形成する。

さらに水素 (H :) を含む窒素 (N :) 雰囲気 中で熱処理を行うことによって、ゲートパーズ ピーク 1 3 a , 1 3 b は、水素が還元剤になって 往入された窒素イオンとシリコンとが反応し、窒

注によりN型不純物(例えばヒ素イオン)をP型シリコン基板12上に形成された酸化シリコン膜17bを通してP型シリコン基板12の表層に注入する。そして、P型シリコン基板12の表層で、ゲート絶縁膜13の一方側にヒ素イオンを含むソース領域15を形成し、当該ゲート絶縁膜13の他方側にヒ素イオンを含むドレイン領域16を

次にアンモニア (NH。) 雰囲気中で熱処理 (例えば熱処理温度がおよそ900℃)を行って、 ゲート絶縁限13の両側部に生じたゲートパーズ ビーク13a,13bを窒化シリコン化する。こ の時の反応は、次式

3 S i O . + 4 N H . → S i . N . + 6 H . O のようになる。またこの熱処理によって、酸化シ リコン膜 1 7 も変化シリコン化する。

その後、前記第2図④で説明したと同様にして、 窒化シリコン化した酸化シリコン膜17をエッチ ングして除去する。

そして、前記第2図(⑤で説明したと同様に、層

特間平4-116869(5)

国 絶縁膜 1 B が形成され、ソース領域 1 5 上とドレイン領域 1 6 上との層間絶縁膜 1 8 にコンタクトホール 1 9 a、 1 9 b が形成される。 さらにコンタクトホール 1 9 a、 1 9 b にアルミニウム配線 2 0 a、 2 0 b が形成される。

上記した半導体学・11では、砂化等では、砂化等では、砂化等では、砂化等では、砂化等では、砂化等では、砂化等では、砂化等でであって、一方を食べしたは、電の上には、砂が一ク13a、13bのに対して、がは、いとでは、サーク13a、13bに上が、いとでは、サーク13a、13bに上が、いとでは、サーク13a、13bに上が、いとでは、サーク13a、13bに上が、いとでは、サーク13a、13bに上が、いとでは、サーク13a、13bに上が、からは、サーク13a、13bに上には、サーク13a、13bに上には、サーク13a、13bに上には、サーク13a、13bに上には、サーク13a、13bに上には、13cにより、13bには、13cには、15cに

- 12 ··· P型シリコン基板.
- 13…ゲート絶縁膜。
- 13a, 13b -- ゲートパーズビーク,
- 14ーゲート電極。 15ーソース領域。
- 16…ドレイン領域、
- 17 (17a, 17b) …酸化シリコン膜。

特許出顧人 代理人 沖電気工業株式会社 弁理士 船 橋 園 則 <発明の効果> ・

以上、説明したように本発明によれば、ゲート 絶縁膜の両側部に生じたゲートバーズビークは 当該ゲート絶縁膜の比誘電率よりも高い比談電 を有する材料で形成されたので、ゲートバーズ ビークの厚さがゲート絶縁膜の厚さよりも厚いた めに、ゲート絶縁膜やになる。このため、ゲート絶縁膜 かる電圧はほぼ同等になる。このため、ゲート絶縁膜 の裏面ボテンシャルは変化しない。

よって、しきい値電圧は変化しないので逆ショートチャネル効果が起きなくなり、半導体素子の信頼性の向上が図れる。

4. 図面の簡単な説明


第1回は、実施例の構造断面図、

第2図①ないし⑤は、実施例の製造工程図、


第3回は、従来例の構造断面図、

第4図(i)ないし(vi)は、従来例の製造工程図である。

1] 一半薄体紫子。



夫施伊|の構造断面図 第 | 図



従来列の構造断面図 第 3 図

特開平4-116869(6)

